learning plus
ESL && SOC && Embedded World
顯示具有
vim
標籤的文章。
顯示所有文章
顯示具有
vim
標籤的文章。
顯示所有文章
2013年8月21日 星期三
python + systemverilog/verilog + uvm IDE (vim)
%vim command line to source the uvm syntax
: source ~/.vim/syntax/verilog_systemverilog.vim
project:
https://github.com/funningboy/vim
ref:
http://blog.eddie.com.tw/
https://github.com/kaochenlong/eddie-vim
較舊的文章
首頁
訂閱:
文章 (Atom)