2013年5月8日 星期三

synplify + ise TCL xflow

http://outputlogic.com/xcell_using_xilinx_tools/74_xperts_04.pdf https://github.com/dlitz/openmsp430/blob/master/core/synthesis/actel/synplify.tcl https://github.com/martinjthompson/VHDL-compare/blob/master/Synplify/rev_1/run_ise.tcl https://github.com/martinjthompson/VHDL-compare/tree/master/Synplify https://github.com/zakiali/pocket_corr/blob/master/pfb_core/SgIseProject.tcl
張貼者： 於
標籤： , , , ,

1 則留言:

  1. margin buy2013年5月8日 晚上10:27

    http://www.fpgarelated.com/comp.arch.fpga/thread/96771/command-line-for-fuse-behavioral-sim-for-ise-webpack-9-2-xtclsh-dbl.php

    ise command line tool

    回覆刪除

訂閱： 張貼留言 (Atom)